365bet

基于Virtex-5LX110验证平台实现FPGA性能的硬件系统设计

作者:365bet  来源:365bet体育  时间:2020-10-02 14:21  点击:

  设计的规模在不断扩大、复杂度在不断增加,与此同时,日益激烈的竞争使得今天的电子产品市场对产品进入市场的时间极为敏感。如何提高验证的效率已成为一个巨大的挑战。当前对ASIC设计者开放的3个主要验证选择是仿真(emulaTIon)、模拟(simulaTIon)和原型(prototypes)开发。随着FPGA的门数越来越高,功能越来越强大,使其成为了ASIC验证的强有力工具。

  Virtex-5LX系列是Xilinx公司推出的新一代65nm工艺FPGA。它与上一代90nm的FPGA相比,速度平均提高30%,容量增加65%;同时动态功耗降低35%,静态功耗保持同样低,使用面积减小45%。Virtex-5LX系列还通过性能优化的IP模块拥有了550MHz时钟技术。高性能的SelecTIO特性,提供了到667MbpsDDR2SDRAM和1200MbpsQDRIISRAM等外部存储器的最快连接。

  本文基于Virtex-5LX110验证平台的设计,探索了高性能FPGA硬件系统设计的一般性方法及流程,以提高FPGA的系统性能。

  利用FPGA可以很好地对ASIC的功能进行验证。通过常年对AISC原型验证平台的设计和测试发现,对于某些ASIC,特别是用于通信领域的ASIC,如果能够在原型验证阶段就可以在实际环境中对其性能进行严格的评估,对其采用的算法进行验证,便能够很好地保证芯片的性能,从而加快产品的上市时间。利用通用的FPGA验证平台,例如DiniGroup,其价格昂贵且与系统进行互联也比较困难,不满足对系统进行现场测试的高度集成性和便携性的要求。解决这一问题的最好方法就是,根据需求直接将FPGA集成到系统当中,设计出适用于现场评估测试的单板验证平台。

  Virtex-5LX110包含17280个Slice,110592个log—iccell,12个DCM和6个PLL;提供高达800个I/O引脚,23个I/O板块,其中每个I/O都可设置成差分输出。LX110支持多种I/O类型,需要根据系统不同模块的输入/输出特性选择合适的I/O类型,并将所用到的I/O进行合理的布局规划。各种不同I/0类型的电气特性约束严格限制了引脚位置的指定,同时I/O引脚的引出位置影响到BGA封装的板级走线,因此需要综合考虑以便对I/O引脚资源进行合理的划分。

  系统中的时钟信号通常是串扰和EMI问题的根源,因此需要对其进行合理的规划。时钟信号的完整性是保证系统正常工作的重要因素,在仿真中特别需要关注。利用FPGA提供的DCM资源可以减少系统所需的时钟信号器件,从而减少板级时钟网络。PCB布线时应注意将时钟信号和数据信号进行隔离,以避免串扰的产生。

  设计合理、适用的FPGA配置方案。Virtex-5提供的配置模式多达8种,本设计选用Xilinx公司提供的PROM配置芯片,通过JTAG接口将配置文件写入PROM中,系统上电后FPGA和PROM按所设定的配置模式将配置文件从PROM下载到FPGA里,利用FPOA+PROM的组合可以有效地简化配置电路设计。此外还可以通过JTAG接口对FPGA进行在线)模数转换模块

  ,支持高达105Msps的采样速率,每路10位输出。(5)I/O接口模块

  系统为各种不同的I/O类型提供了相应的接口,支持LVCMOS33、LVCMOS25、LVDS_25类型的I/O。

  压(VCCINT)、I/O电压(VCCO)、辅助电路电压(VCCAUX)。其他如A/D电压、FPGA配置芯片电源(内核电压和I/O电压)、板级所需的时钟电路供电及指示灯供电电压,总共需提供8个电源。系统功能框图如图1所示。

  FPGA的可定制特性需要按特定应用进行原理图符号生成。首先,从特殊用途引脚的指定开始,例如电源、地引脚、参考电压引脚以及配置引脚等。只有对这些引脚的正确指定才能保证

  布板及走线的正确连接。下一步是将逻辑I/0和封装形式连接起来,可以利用FPGA的设计开发环境来指定,然后导入到PCB布板环境中。在FPGA的设计开发环境中,用户可以利用图形界面对引脚进行指定,然后在实现过程中,FPGA布局布线工具能自动地对引脚进行指定。在FPGA的设计开发环境中,能够进行DRC检验以保证引脚的合法性。

  接下来为FPGA创建结构化的原理图符号。由于FPGA本身I/0的复杂性和可配置性,将整个FPGA分割为多个子模块能够有效地减轻设计的复杂度,也便于管理和检查。图2显示了利用

  Dxdesigner’原理图符号生成向导生成模块化原理图符号的设计过程。原理图符号生成之后就可以在原理图设计环境进行原理图的设计,指定各个模块的连接关系。1.3PCB叠层定义

  ◆芯片互联线的数据传输速率,信号的上升、下降时间对PCB材料、尺寸以及走线方式和制板工艺的限制;

  ◆成本问题(利用盲孔、盲埋孔、微通孔等工艺能有效地减少叠层数目,以达到降低成本的目的)。

  该设计中,与FPGA互联的信号线条,包括配置电路信号线、时钟信号线及其他I/O信号。选用上下两个走线层。考虑到多个电源供电,设置2个电源平面、2个地平面。整个PCB采用6层板结构设计,信号层目标阻抗50Q。

  FPGA支持的速率越高,本身的资源密度越大,因此要关注应用中的散热管理问题。对FPGA的功率消耗进行估计,以决定是否需要散热系统。

  r是一款基于Excel的软件,通过对设计资源的利用,包括逻辑资源、DCM、PLL、I/0类型、触发率(togglingrate),以及其他与FPGA设计密切相关的信息,对FPGA的功耗进行估算。图4为利用XPE进行设计功耗估算的截图。

  、通孔等等)进行信号完整性分析,目的是要评估和减小信号从驱动端到接收端的反射、串扰以及EMI/EMC等问题。通过仿真分析得到的约束形式能有效指导PCB布局布线工具进行layout设计。进行信号完整性分析,首先要确定与FPGA相接的外围器件的I/O特性及其约束,进而对FPGA采用何种I/0类型以及端接匹配机制有一个大致的了解,然后是通过仿真对采用的I/O类型及端接电路的各个参数进行定义及优化。(1)前仿线分析一般主要从高速信号、对时序要求较高的信号、走线最长的信号、负载最多的信号开始,因为这些信号线通常最容易引起SI问题。确定关键信号在仿真环境中建立起相应的拓扑模型。

  通过仿真能定义出最长连接走线以及其他满足噪声裕量(匹配电路、端接方式等)的网络属性。确定FPGA驱动缓冲特性,例如I/O标准、驱动能力以及回转率,使信号完整性问题、EMI/EMC问题最小化,同样也对接收端I/0属性进行定义。进行串扰仿真以保证相邻走线不会引起串扰问题。定义端节匹配方式。

  在PCBLayout完成之后还需要对整个布好的PCB板进行仿真,后仿真更强调对串扰和EMI的分析,如图7所示。只要任何一个网络不满足设计需求,就需要对该网络进行修改,设计新的走线路径,直至满足设计需求。

  ,以提供一条良好的供电路径。电流路径中的寄生电感是导致供电网络设计失败的根源(例如地弹噪声)。一种可能的情况是,IC信号应当发生翻转时却没有翻转;另一种更常见的情况是引起系统抖动(Jitter)变大,从而导致时序错误。在两种情况中,都将造成系统工作不正常或者超出设计规范定义的范围。

  首先检验FPGA的静态和瞬态电流需求,瞬态电流由设计的时钟域、DCM利用率、开关逻辑数目以及同时翻转输出(SimuItaneousSwitchOutput,SSO)等因素决定,静态和瞬态电流的大小可以利用XPE或XPower来取得。设计满足需求的电源去耦网络,并通过仿真确定所需

  值及其数量,同样,电容在板上的摆放位置对PDS的影响也很重要。图8表明了调整前后电源层阻抗的仿真结果。通过对电源去耦网络的悉心设计,可以有效降低FPGA工作频率范围内的电源阻抗。阻抗越低,意味着系统对瞬态电流的需求越能及时做出反应,因此也越能减小电源的供电噪声。图8是对电源VCCO对地的频率一阻抗曲线的仿真图。通过对电源去耦网络的设计,可以保证在400MHz的范围内,电源阻抗值是小于目标阻抗的。

  随着布线密度的增加,很难对PCB的每个信号都进行物理连接检测,特别是对于BGA封装的芯片。另外,对高速信号添加测试点还会导致信号路径阻抗不连续,引起反射,从而使信号完整性降低。为解决这一矛盾,在设计中首先对FPGA和与其相连的外围电路的每个信号连接生成了一个测试设计,利用FPGA的逻辑资源对FPGA获取到的输入信号与期望的信号值进行比较,对所得的结果通过JTAG端口或者其他外围显示电路(如

  2结论本文对验证平台硬件设计中的FPGA相关分析进行了详尽描述。目的是通过设计流程前期的大量分析和仿真,将FPGA在整个设计系统的工作特性以及系统环境对FPGA的影响作用进行模拟,得出的结果转化为设计约束导人至PCBLayout的环境中,能有效地提高一次设计成功的机率。按照此流程设计的Virtex-5验证平台工作正常,达到了预期的设计目的。

  理解Verilog编码技巧掌握FPGA中状态机的写法掌握非重叠序列检测代器Verilog代码编写

  只要系统中有异步元件,亚稳态就是无法避免的,亚稳态主要发生在异步信号检测、跨时钟域信号传输以及复位电....

  虽然FPGA前后端设计与数字芯片具有很多相通性,但FPGA设计流程中往往是软件工具先行,尤其在高端大....

  话说IC越暴利,EDA Tools业竞争也就越激烈,常常是A公司的一批技术骨干,做了一个很好用的东西....

  通用FPGA架构由三种类型的模块组成。它们是I / O块或焊盘,开关矩阵/互连线和可配置逻辑块(CL....

  简而言之,我可以将FPGA比作一个盒子,里面装有各种没有商标、用于构建数字电路的彩色构件。我可以通过....

  对于FPGA开发而言,仿真是开发流程中必不可少的一步,也是非常重要的一步,仿真是将RTL代码模拟运行....

  概述 Xilinx提供了完整的V4L2的驱动程序, Xilinx V4L2 driver 。处于最顶....

  2012年底完成与上市公司同方国芯电子股份有限公司重组工作,成为同方国芯的全资子公司。具体型号暂时处....

  这些优异特性以前所未有的易用性为定制ASIC产品提供了低成本的可编程替代方案。Spartan-6 F....

  FPGA中DSP资源是宝贵的且有限,我们在计算大位宽的指数、复数乘法、累加、累乘等运算时都会用到DS....

  不管你是一名逻辑设计师、硬件工程师或系统工程师,甚或拥有所有这些头衔,只要你在任何一种高速和多协议的复杂系统...

  介绍一种在嵌放式系统中使用微处理器被动串行配置方式实现对FPGA配置的方案,将系统程序及配置文件存在....

  基于FPGA的在线升级 在线升级的意义在线升级的策略整体框架总结参考文献结束语 在线升级的意义 首先什么是FP...

  基于FPGA的数字电压表设计,Virtex-4 FPGA的低功耗图像融合系统。

  Report QoR Assessment (RQA) 用于详述您的设计 QoR 目标实现的可能性。....

  第二,“人不和”:京微雅格在公司面临困境的时候,出现了“人不和”的情况,例如内部人员不团结,这也是造....

  硬件加速器已在数据中心得到普遍使用,一系列新的工作负载已经能够成熟地发挥 FPGA 的加速优势及其更....

  如今,华为已成为FPGA的最大客户。中美之间最近的紧张关系可能始于美国的FPGA,这使得华为在两年前....

  前言 AI芯片(这里只谈FPGA芯片用于神经网络加速)的优化主要有三个方面:算法优化,编译器优化以及....

  在Vivado中进行HDL代码设计,不仅需要描述数字逻辑电路中的常用功能,还要考虑如何发挥Xilinx器件的架构优势。目...

  Vivado综合可以理解多种多样的RAM编写方式,将其映射到分布式RAM或块RAM中。两种实现方法在向RAM写入数据...

  现代通讯电子设备的抗干扰测试已经成为必须的测试项目,主要的干扰类型为噪声干扰。在通信信道测试和电子对....

  最终,HIVE的总体目标就是统一和简化“让图软件与硬件进行优化通信的”流程,只需让硬件厂商提供其硬件....

  本篇博文将为您演示如何创建 AXI CDMA Linux 用户空间示例应用。 示例设计将在 Zynq....

  数字化的生活方式和新兴的物联网与云端计算及数据服务的快速增长密不可分。云是全新的生活与工作方式的中心....

  未来,英特尔FPGA中国创新中心愿以本身所拥有的英特尔软硬件资源优势,依托运营方海云捷迅科技有限公司....

  大家好,又到了每日学习的时候了。自1985年问世以来,FPGA这种可编程逻辑器件凭借在性能、上市时间....

  本系列将带来FPGA的系统性学习,从最基本的数字电路基础开始,最详细操作步骤,最直白的言语描述,手把....

  VGA协议驱动设计 作者:郝旭帅校对:陆辉 本篇实现基于叁芯智能科技的SANXIN -B01 FPG....

  一、概述 本文以简单的26位分频器工程实例为蓝本,从头至尾演示工程建立的所有细节及注意事项,以便新手....

  1、什么是Setup 和Holdup时间? 答:Setup/hold time 是测试芯片对输入信号....

  IIC协议驱动设计 作者:郝旭帅校对:陆辉 本篇实现基于叁芯智能科技的SANXIN -B01FPGA....

  Xilinx快速傅立叶变换接口及仿线 xilinx FFT IP介绍 Xilinx快速傅立叶变换(FFT IP)内核实现了Cooley....

  此项目中在PYNQ框架下有两种驱动这些IP的方式:一是直接使用PYNQ提供的API操作overlay....

  HDLC(High Level Data Link Control)协议是通信领域中应用最广泛的协议....

  YCbCr颜色空间是YUV颜色空间的缩放和偏移版本。Y定义为8bit,标称颜色范围为16-235;C....

  对CMOS图像传感器采集图像过程中的噪声预处理问题,提出一种在FPGA中实现的可配置的自适应加权均值....

  使用GoAI 2.0,无需FPGA RTL或微处理器C/C++编程。GoAI 2.0 SDK自动生成....

  作者:猫叔 FPGA中乘法器是很稀缺的资源,但也是我们做算法必不可少的资源。7系列及之前的FPGA都....

  他补充说,正是在这种背景下,他看到了FPGA作为加速器和构件的出现,使计算更加高效。“FPGA具有与....

  作者:Clive Max Maxfield,Digi-Key北美编辑 现场可编程门阵列 (FPGA)....

  目前FPGA应用工程师面对的最主要设计问题是什么?如何解决?Actel:当用户通过TAP接口进行JT....

  数字滤波器-IIR滤波器原理介绍Verilog HDL设计 数字 滤波器 数 字滤波器从实现结构上划....

  Xilinx没有自己的数据中心处理器,除了它嵌入在设备上的Arm核心,比如去年宣布的最新的“Ever....

  Victor Peng在中国参加媒体会甚至表示,如果你在一个行业内达到了一种高度,你就有资格玩下一关....

  ORB特征是一种图像识别、追踪和匹配中常用的特征,大名鼎鼎的ORB-SLAM就是使用的这一特征。它提....

  我们前面讲到过get_pins和get_ports的区别,而且我们也用过get_cells、get_....

  基于FPGA与双核8位模数转换器AD9288设计了一款双通道示波器,采用PSP的液晶屏来显示波形。

  除了紫光同创,安路和高云的28nm FPGA也都在研发中,预计2020年均会发布样品,密度也是100....

  在一些应用中,有些特定的信号我们需要保留,用于进行采集检测,而综合器会自动优化把它综合掉,那么,应该....

  FPGA(Field Programmable Gate Array)现场可编程门阵列,作为ASIC....

  禁令的严格实行,导致华为自9月15日以后芯片“寸步难行”。事实上,在禁令实行后,业内许多公司在申请向....

  随着科技的发展,技术提高产品性能要求越来越高,近几年可编程的门阵列(FPGA)技术发展迅速,其高度的....

365bet
上一篇:山河智能:深耕桩工机械创新引领未来 下一篇:没有了

版权所有:上海365bet工程机械厂有限公司    技术支持:365bet体育  网站地图